Pat Gelsinger đặt cược vào Z2RAM: Bộ nhớ mới muốn phá nút thắt của AI

Một công nghệ bộ nhớ còn ở giai đoạn thử nghiệm đang thu hút sự hậu thuẫn của Pat Gelsinger, cựu giám đốc điều hành Intel. Mang tên Z2RAM, sản phẩm do Nagare Labs phát triển hướng tới mục tiêu đầy tham vọng: đạt tốc độ gần SRAM, mật độ lưu trữ gần DRAM và khả năng mở rộng sản xuất theo cách tương tự bộ nhớ flash NAND.

SRAM là loại bộ nhớ cực nhanh thường dùng làm bộ nhớ đệm trong bộ xử lý, nhưng chiếm nhiều diện tích. DRAM cung cấp dung lượng lớn hơn trên cùng diện tích và thường được dùng làm bộ nhớ chính. Trong khi đó, flash NAND — công nghệ phổ biến trong ổ SSD — nổi bật nhờ khả năng xếp nhiều lớp lưu trữ. Z2RAM muốn kết hợp những ưu điểm này, chứ chưa được chứng minh là có thể thay thế cả ba.

Playground Global, quỹ đầu tư nơi Gelsinger trở thành đối tác năm ngoái, đang hỗ trợ tài chính cho Nagare. Tuy nhiên, khoảng cách từ một mẫu thử trong phòng thí nghiệm đến sản phẩm thương mại vẫn rất lớn.

Các hệ thống trí tuệ nhân tạo không chỉ cần bộ xử lý mạnh. Chúng còn phải liên tục chuyển khối lượng dữ liệu khổng lồ đến các đơn vị tính toán. Khi bộ nhớ không cung cấp dữ liệu đủ nhanh, năng lực xử lý có thể bị lãng phí vì phải chờ đợi. Đây là vấn đề thường được gọi là “bức tường bộ nhớ”.

HBM, tức bộ nhớ băng thông cao sử dụng các lớp chip xếp chồng, hiện là lựa chọn quan trọng cho bộ tăng tốc AI. Theo Gelsinger, dù đem lại sự kết hợp tốt giữa dung lượng và hiệu năng, HBM vẫn gặp giới hạn về điện năng, mật độ và băng thông qua vùng kết nối với chip tính toán.

Nagare kỳ vọng Z2RAM sẽ mở ra một lựa chọn khác: đặt lượng bộ nhớ tốc độ cao lớn hơn ngay sát phần xử lý. Nếu thành công, cách tiếp cận này có thể đặc biệt hữu ích với những bộ tăng tốc phụ thuộc nhiều vào SRAM.

Nagare Labs được thành lập bởi Suman Datta và Shimeng Yu, các nhà nghiên cứu tại Viện Công nghệ Georgia. Công nghệ của họ sử dụng chất bán dẫn ôxit và được thiết kế để tích hợp trực tiếp lên mạch tính toán bằng liên kết lai 3D — kỹ thuật ghép các lớp chip theo chiều dọc với những kết nối điện mật độ cao.

Ý tưởng bố trí này có nét tương đồng với 3D V-Cache của AMD, công nghệ gắn thêm lớp SRAM để tăng dung lượng bộ nhớ đệm cho bộ xử lý. Điểm khác biệt mà Nagare nhấn mạnh nằm ở mật độ: phiên bản Z2RAM đầu tiên được kỳ vọng lưu trữ số bit ít nhất gấp năm lần SRAM trên cùng diện tích.

Theo phép so sánh của công ty, phần diện tích dành cho một khối SRAM 64 MB có thể chứa khoảng 320 MB Z2RAM, trong khi băng thông vẫn tương đương SRAM. Băng thông là lượng dữ liệu được truyền trong một đơn vị thời gian; chỉ số này khác với độ trễ, tức thời gian chờ để một yêu cầu truy cập được đáp ứng. Những mức cải thiện trên hiện vẫn là mục tiêu công nghệ, chưa phải thông số của sản phẩm thương mại.

Một ô DRAM thông thường sử dụng một transistor và một tụ điện để lưu điện tích biểu diễn dữ liệu. Z2RAM thay cấu trúc đó bằng hai transistor, tận dụng điện dung tại cổng của transistor thứ hai để giữ điện tích. Nói cách khác, thiết kế không cần một tụ điện riêng, nhưng vẫn dựa trên cơ chế lưu điện tích.

Theo Datta, việc đọc Z2RAM không phá hủy trạng thái dữ liệu đang lưu. Ngược lại, thao tác đọc DRAM làm xáo trộn điện tích trong ô nhớ, khiến dữ liệu phải được ghi khôi phục sau đó. Tránh được bước này có thể giúp Z2RAM giảm độ trễ.

Nagare cũng theo đuổi khả năng xếp các ô nhớ theo chiều dọc bằng quy trình có nét tương đồng với NAND nhiều lớp, thay vì chỉ ghép chồng các chip nhớ hoàn chỉnh. Về lý thuyết, hướng đi này có thể giúp sản xuất đơn giản và rẻ hơn, nhưng lợi thế chi phí vẫn cần được kiểm chứng khi mở rộng quy mô.

Sau vòng gọi vốn hạt giống đầu tiên, Nagare có 5 triệu USD để tiếp tục phát triển. Đây là nguồn lực còn khiêm tốn đối với lĩnh vực bán dẫn. Datta thừa nhận công nghệ hiện mới dừng ở các nguyên mẫu trong phòng thí nghiệm.

Công ty đang tìm đối tác có cơ sở chế tạo phục vụ nghiên cứu và phát triển để đưa công nghệ vượt khỏi phòng sạch của trường đại học. Mục tiêu là cung cấp các khối Z2RAM hoạt động được cho đối tác thử nghiệm trong vòng bốn năm tới, rồi tiến tới xuất hàng sản xuất trong vòng một thập kỷ.

Nagare cũng sẵn sàng phối hợp trực tiếp với các hãng thiết kế chip để tích hợp bộ nhớ vào sản phẩm. Điều đó đồng nghĩa Z2RAM chưa phải giải pháp có thể sớm giải quyết nhu cầu bộ nhớ AI trước mắt.

Ngay cả khi ô nhớ đạt hiệu năng mong muốn, Nagare vẫn phải giải quyết bài toán kết nối và độ tin cậy. Theo Yu, hiện chưa có chuẩn chung để tích hợp loại bộ nhớ mới này với bộ tăng tốc bằng liên kết 3D. Nếu không xuất hiện tiêu chuẩn mở phù hợp, công ty có thể phải tự phát triển giao diện kết nối — một nhiệm vụ kỹ thuật đáng kể.

Vật liệu cũng đặt ra trở ngại. Theo Datta, chất bán dẫn ôxit có những ưu điểm về khả năng chịu nhiệt và bức xạ, nhưng có thể xuất hiện khuyết vị nguyên tử, tức các vị trí thiếu nguyên tử trong cấu trúc vật liệu. Những biến động điện tích rất nhỏ có thể làm lệch điện áp ngưỡng, mức điện áp quyết định transistor bật hay tắt, và gây sai trạng thái ô nhớ.

Lịch sử ngành bán dẫn có không ít công nghệ bộ nhớ nhiều triển vọng nhưng không vượt qua được yêu cầu khắt khe của hệ thống thực tế. Cơn khát bộ nhớ từ AI đang tạo cơ hội mới cho Nagare; còn việc Z2RAM có thực sự vượt qua “bức tường bộ nhớ” hay không sẽ phụ thuộc vào khả năng biến lời hứa về mật độ, tốc độ và điện năng thành sản phẩm ổn định, có thể sản xuất hàng loạt.