AMD đưa Epyc X trở lại: Venice-X kết hợp bộ nhớ đệm hơn 1 GB với xung nhịp 5,3 GHz

AMD xác nhận đưa dòng vi xử lý máy chủ Epyc X trở lại với Venice-X, hướng tới những bài toán kỹ thuật và khoa học cần truy xuất dữ liệu nhanh. Điểm nhấn là cấu hình tối đa 96 nhân, bộ nhớ đệm L3 lên tới 1.152 MB trên mỗi đế cắm bộ xử lý và xung nhịp đạt 5,3 GHz.

Đây là màn tái xuất đáng chú ý sau thế hệ Genoa-X ra mắt năm 2023. Tuy nhiên, sản phẩm chưa sẵn sàng đến tay khách hàng ngay: AMD dự kiến bắt đầu xuất xưởng Venice-X trong nửa cuối năm 2027. Vì vậy, những lợi ích hiệu năng mà hãng kỳ vọng vẫn cần chờ kiểm chứng trên phần cứng thương mại.

Venice-X chủ yếu phục vụ điện toán hiệu năng cao, tức các hệ thống xử lý những phép tính khoa học và kỹ thuật quy mô lớn. Các ứng dụng mục tiêu gồm mô phỏng động lực học chất lưu, dùng để phân tích chuyển động của chất lỏng và chất khí, cùng tự động hóa thiết kế điện tử — nhóm công cụ hỗ trợ thiết kế, mô phỏng và kiểm tra chip.

Những công việc này có thể rất nhạy với độ trễ, tức khoảng thời gian bộ xử lý phải chờ dữ liệu trước khi tiếp tục tính toán. Bộ nhớ đệm L3 là lớp lưu trữ tốc độ cao nằm gần các nhân xử lý, giúp giảm số lần phải lấy dữ liệu từ bộ nhớ chính vốn chậm hơn.

Theo chuyên gia Phil Steinke của AMD, giữ được phần lớn hơn của mô hình tính toán trong bộ nhớ đệm sẽ giúp các nhân bớt phải chờ. Chính AMD cũng sử dụng nhiều bộ xử lý Epyc X cho việc kiểm chứng chức năng chip, mô phỏng hoạt động của thiết kế để xác định nó có vận hành đúng dự kiến hay không.

Venice-X tiếp tục sử dụng 3D V-Cache, công nghệ xếp chồng bộ nhớ lên các khối bán dẫn thay vì chỉ mở rộng chúng theo chiều ngang. Cách tiếp cận này giúp tăng dung lượng bộ nhớ đệm mà không phải thiết kế những khối xử lý lớn hơn, vốn có thể khiến tỷ lệ sản phẩm đạt chuẩn trong sản xuất giảm xuống.

Bộ xử lý có tối đa tám chiplet xử lý — các khối chip nhỏ được kết hợp thành một bộ xử lý hoàn chỉnh. Mỗi chiplet được ghép thêm một lớp SRAM dung lượng 96 MB. SRAM là loại bộ nhớ tốc độ cao thường được dùng làm bộ nhớ đệm trong bộ xử lý.

Sau khi bổ sung, mỗi chiplet có tổng cộng 144 MB L3, đưa toàn bộ cấu hình tám chiplet lên 1.152 MB. Đáng chú ý, cả dung lượng này lẫn số nhân tối đa đều không tăng so với Genoa-X. Bước tiến lớn của Venice-X nằm ở việc duy trì bộ nhớ đệm lớn đồng thời đẩy xung nhịp lên cao hơn.

Ở các thế hệ trước, khách hàng thường phải lựa chọn giữa bộ nhớ đệm lớn và xung nhịp cao. Nguyên nhân là lớp SRAM đặt phía trên chiplet xử lý có thể cản trở quá trình thoát nhiệt, từ đó hạn chế khả năng tăng tốc của các nhân.

AMD đã thay đổi cách bố trí từ thế hệ Zen 5, chuyển lớp SRAM xuống dưới khối xử lý. Khi lớp bộ nhớ không còn nằm chắn trên đường thoát nhiệt, bộ xử lý có điều kiện hoạt động ở xung nhịp cao lâu hơn. Cải tiến từng xuất hiện trên dòng Ryzen 9000 nay được đưa vào Epyc X thông qua Venice-X.

Theo thông tin AMD công bố, Venice-X đạt 5,3 GHz, so với mức 3,7 GHz của Genoa-X. Tuy nhiên, chênh lệch xung nhịp không đồng nghĩa mọi ứng dụng sẽ tăng tốc theo cùng tỷ lệ; kết quả thực tế còn phụ thuộc đặc điểm phần mềm và cách truy cập dữ liệu.

Một hướng khác để tăng lượng bộ nhớ đệm trên mỗi nhân là dùng bộ xử lý nhiều nhân rồi vô hiệu hóa một phần trong số đó. AMD từng áp dụng cách tương tự với Epyc 9175F thuộc thế hệ Turin: từ thiết kế 128 nhân, hãng chỉ giữ lại 16 nhân hoạt động nhưng vẫn cung cấp 512 MB bộ nhớ đệm cấp cuối.

Venice bản cấu hình cao nhất có 256 nhân và 1.024 MB L3, nên về lý thuyết AMD cũng có thể giảm số nhân để tạo tỷ lệ bộ nhớ đệm trên mỗi nhân gần với Venice-X. Nhưng theo Madhu Rangarajan, lãnh đạo mảng sản phẩm điện toán và trí tuệ nhân tạo doanh nghiệp của AMD, phương án đó chỉ đạt xung nhịp tối đa khoảng 4,1 GHz, thay vì 5,3 GHz.

Đó là lý do Venice-X vẫn cần công nghệ xếp chồng SRAM: mục tiêu không chỉ là có nhiều bộ nhớ đệm, mà còn phải kết hợp nó với thiết kế ưu tiên xung nhịp cao.

AMD cho biết việc không tung Epyc X ở mọi thế hệ là chủ ý, bởi thị trường điện toán hiệu năng cao dành cho doanh nghiệp thường có chu kỳ nâng cấp chậm hơn. Điều này lý giải vì sao dòng Epyc thế hệ thứ năm ra mắt cuối năm 2024 không có phiên bản Turin-X.

Với Venice-X, hãng kỳ vọng việc giảm bớt sự đánh đổi giữa xung nhịp và dung lượng bộ nhớ đệm sẽ mở rộng phạm vi ứng dụng so với các đời trước. Giá trị thực sự của sản phẩm sẽ nằm ở khả năng rút ngắn thời gian chạy những mô phỏng và tác vụ thiết kế đắt đỏ — điều cần được đánh giá khi hệ thống thương mại xuất hiện từ nửa cuối năm 2027.