ASML, TSMC và loạt ông lớn bán dẫn thúc đẩy mặt nạ quang 12 inch để mở đường cho chip nhỏ hơn

ASML và TSMC vừa khởi động một nỗ lực quy mô toàn ngành nhằm chuyển từ mặt nạ quang 6 inch sang 12 inch trong sản xuất chip. Mặt nạ quang, hay photomask, là tấm mẫu chứa họa tiết mạch dùng để “in” cấu trúc siêu nhỏ lên wafer silicon trong quá trình quang khắc. Theo kế hoạch, ngành bán dẫn muốn thiết lập dây chuyền thử nghiệm cho mặt nạ 12 inch vào năm 2031 và hoàn thiện các hệ thống quang khắc hỗ trợ để phục vụ sản xuất ở các tiến trình tiên tiến vào năm 2033. Intel Foundry và Samsung Electronics cũng đã công khai ủng hộ hướng đi này, cho thấy đây không còn là sáng kiến riêng lẻ mà đang dần trở thành mục tiêu chung của toàn chuỗi cung ứng.

Động lực chính phía sau thay đổi này là sự xuất hiện của High-NA EUV, tức công nghệ quang khắc cực tím bước sóng siêu ngắn với khẩu độ số cao hơn. EUV (extreme ultraviolet lithography) là công nghệ dùng ánh sáng cực tím năng lượng cao để khắc các chi tiết cực nhỏ lên chip, còn NA, viết tắt của numerical aperture, là chỉ số thể hiện khả năng thu và hội tụ ánh sáng của hệ quang học. NA càng cao, hệ thống càng có thể in ra các chi tiết nhỏ hơn, giúp tiếp tục thu nhỏ transistor và tăng mật độ chip. Tuy nhiên, đổi lại, High-NA EUV cũng kéo theo những thách thức mới trong thiết kế quang học và sản xuất.

Ở thế hệ máy High-NA EUV đầu tiên, ASML đã chọn thiết kế quang học anamorphic để các nhà sản xuất chip vẫn có thể tiếp tục dùng mặt nạ 6 inch hiện tại. Anamorphic optics là kiểu quang học phóng đại hoặc thu nhỏ khác nhau theo hai trục: trong trường hợp này, hình ảnh được giảm 4 lần theo một chiều và 8 lần theo chiều còn lại, thay vì giảm đồng đều 4 lần như ở các hệ thống trước. Cách tiếp cận này giúp tránh phải chuyển ngay sang mặt nạ lớn hơn, nhưng cái giá phải trả là vùng phơi sáng, hay exposure field, chỉ còn bằng một nửa so với trước đây. Exposure field là diện tích tối đa mà máy có thể in trong một lần chiếu sáng. Khi khuôn chip, còn gọi là die, lớn hơn vùng này, nhà sản xuất buộc phải chia thành hai phần để in riêng rồi ghép lại.

Quá trình ghép hai phần họa tiết đã phơi sáng riêng lẻ được gọi là stitching. Đây là kỹ thuật giúp vượt qua giới hạn kích thước vùng in, nhưng lại làm tăng độ phức tạp trong sản xuất, giảm năng suất và có thể ảnh hưởng đến hiệu quả kinh tế. Với các chip ngày càng dày đặc transistor hơn, đặc biệt là những thiết kế phục vụ AI, nhu cầu về các die lớn và cấu trúc phức tạp đang tăng lên. Theo ASML và TSMC, việc chuyển sang mặt nạ 12 inch có thể khôi phục vùng phơi sáng đầy đủ, từ đó loại bỏ hoặc giảm đáng kể các ràng buộc do stitching gây ra.

ASML cho biết High-NA EUV ban đầu vẫn sẽ được triển khai trong sản xuất bằng mặt nạ 6 inch, nhưng về lâu dài, mặt nạ 12 inch sẽ giúp tăng năng suất máy quét quang khắc, giảm chi phí và đáp ứng tốt hơn nhu cầu về những con chip nhỏ hơn, nhanh hơn và tiết kiệm điện hơn. Về phía TSMC, công ty hiện chưa dùng High-NA EUV cho tiến trình 2 nm, nhưng dự kiến sẽ đưa công nghệ này vào sản xuất hàng loạt cho các nút tiên tiến từ năm 2030. Trong ngành bán dẫn, “nút tiến trình” hay process node là cách gọi thế hệ công nghệ sản xuất chip, thường gắn với mức độ thu nhỏ linh kiện và hiệu quả năng lượng. TSMC cũng dự báo số lớp mạch cần tới High-NA EUV sẽ tăng dần theo từng thế hệ tiến trình mới, do kiến trúc transistor ngày càng phức tạp hơn để phục vụ AI.

Samsung cho biết họ muốn trở thành hãng đầu tiên đưa High-NA EUV của ASML vào sản xuất DRAM khối lượng lớn từ năm 2028. DRAM là bộ nhớ truy cập ngẫu nhiên động, loại bộ nhớ chính được dùng rộng rãi trong máy chủ, PC và thiết bị AI. Trong khi đó, Intel Foundry nói họ tập trung vào việc triển khai High-NA với mặt nạ 6 inch trong ngắn hạn, có hoặc không dùng stitching, đồng thời chuẩn bị cho bước chuyển sang định dạng 6 x 12 inch. Cách gọi 6 x 12 inch ở đây phản ánh hình dạng mới của mặt nạ, lớn hơn đáng kể so với chuẩn hiện nay và được xem là giải pháp thực tế để mở rộng khả năng của hệ thống quang khắc thế hệ mới.

Theo giới phân tích, thay đổi sang mặt nạ 12 inch không chỉ là nâng kích thước một linh kiện trong dây chuyền sản xuất, mà có thể là bước ngoặt mang tính cấu trúc cho toàn ngành bán dẫn. IDC nhận định thách thức của High-NA EUV không chỉ nằm ở máy quang khắc mà còn ở thiết kế sản phẩm, nguồn cung mặt nạ, công cụ sản xuất và quy trình phối hợp giữa các bên. Việc chuyển sang mặt nạ 6 x 12 inch được ví như giai đoạn ngành công nghiệp bán dẫn từng chuyển từ wafer 200 mm sang 300 mm, một thay đổi lớn giúp tăng hiệu quả sản xuất nhưng đòi hỏi toàn bộ hệ sinh thái phải đồng bộ. Nói cách khác, để mặt nạ 12 inch trở thành hiện thực, các nhà chế tạo thiết bị, hãng làm chip, nhà cung cấp mặt nạ và cả đội ngũ thiết kế phải cùng thay đổi theo một nhịp.