AMD tung Helios, tham vọng lật thế cờ trước Nvidia trong hạ tầng AI cấp rack

AMD vừa giới thiệu Helios, nền tảng AI quy mô rack đầu tiên thực sự của hãng, đánh dấu bước chuyển từ thế bám đuổi sang cạnh tranh trực diện với Nvidia ở trung tâm dữ liệu. Theo các thông số AMD công bố, Helios là hệ thống gồm 72 GPU, không chỉ lớn hơn mà còn vượt nhiều chỉ số hiệu năng của các rack AI hiện tại từ Nvidia, bao gồm cả thế hệ Vera Rubin. Tuy vậy, lợi thế này hiện mới chủ yếu nằm trên giấy tờ kỹ thuật, tức các con số do nhà sản xuất đưa ra trong điều kiện lý tưởng.

Helios sử dụng chuẩn OCP Open Rack Wide, một kiểu khung rack mở dành cho trung tâm dữ liệu quy mô lớn, với bề ngang 1,2 mét và chiều cao 44OU. So với NVL72 của Nvidia, thiết kế này gần như rộng rãi hơn đáng kể, tạo thêm không gian cho phần cứng mạng, nguồn điện và làm mát bằng chất lỏng. AMD cho biết so với Vera Rubin, Helios có nhiều hơn 50% bộ nhớ HBM4 và băng thông scale-out. HBM4 là thế hệ bộ nhớ băng thông cao mới, thường được đặt sát GPU để phục vụ các mô hình AI khổng lồ vốn cần tốc độ truy xuất dữ liệu rất lớn. Trong huấn luyện AI, AMD nói Helios nhanh hơn khoảng 15 đến 25%.

AMD và Nvidia đang cạnh tranh quyết liệt ở FP4, một định dạng số dấu chấm động độ chính xác rất thấp, được tối ưu cho AI vì giúp tăng tốc xử lý và giảm tiêu thụ bộ nhớ. Nvidia được cho là có thể dẫn trước khoảng 25% ở FP4 nhờ công nghệ nén thích ứng, nhưng lợi thế đó chủ yếu áp dụng cho suy luận, tức giai đoạn mô hình đã được huấn luyện và đưa vào sử dụng để trả lời hoặc dự đoán. Với các tác vụ không tận dụng được cơ chế nén này, AMD nói Helios có thể đạt FLOPS FP4 đỉnh cao hơn khoảng 15%. FLOPS là đơn vị đo số phép toán dấu chấm động mỗi giây, thường được dùng để mô tả năng lực tính toán của GPU.

Nền tảng Helios được xây quanh Instinct MI455X, GPU trung tâm dữ liệu mới dựa trên kiến trúc CDNA thế hệ 5 của AMD. CDNA là dòng kiến trúc tính toán chuyên cho tăng tốc AI và HPC, tức điện toán hiệu năng cao. MI455X không phải một con chip đơn khối truyền thống mà là thiết kế chiplet, nghĩa là nhiều khối bán dẫn nhỏ được ghép lại trong cùng một gói. Cách làm này giúp AMD tăng quy mô chip, cải thiện tỷ lệ sản xuất và linh hoạt hơn trong thiết kế. Tổng cộng, MI455X có 24 chiplet, kết hợp công nghệ đóng gói 2.5D và 3D của TSMC để ghép khối tính toán, I/O và bộ nhớ thành một cụm thống nhất.

Bên trong MI455X có 8 die tính toán sản xuất trên tiến trình 2nm của TSMC, đặt chồng lên hai die vải kết nối và bộ nhớ đệm, gọi là FCD, sản xuất ở tiến trình 3nm. Tiến trình 2nm và 3nm là cách ngành bán dẫn chỉ mật độ bóng bán dẫn tiên tiến, thường đồng nghĩa hiệu năng cao hơn và điện năng tốt hơn, dù con số không còn phản ánh kích thước vật lý tuyệt đối. Hai FCD này đóng vai trò như một lớp trung gian giàu cache, mỗi die có 96MB bộ nhớ đệm L2 và đồng thời chứa bộ điều khiển cho 12 chồng HBM4, mỗi chồng 36GB. Đáng chú ý, AMD bỏ thiết kế Infinity Cache cấp cuối của thế hệ trước để chuyển sang L2 dùng chung lớn hơn, với mục tiêu tăng băng thông và đơn giản hóa đường đi dữ liệu.

AMD cho biết MI455X có thể hoạt động như một GPU lớn, hai GPU nhỏ hơn hoặc chia thành tối đa 8 GPU ảo. Điều này liên quan đến NUMA, viết tắt của Non-Uniform Memory Access, mô hình trong đó thời gian truy cập bộ nhớ có thể khác nhau tùy vị trí tài nguyên tính toán. Với trung tâm dữ liệu AI, khả năng phân vùng không gian như vậy giúp nhà vận hành linh hoạt hơn: có thể dồn toàn bộ tài nguyên cho một mô hình cực lớn hoặc chia nhỏ để phục vụ nhiều tác vụ khác nhau đồng thời.

So với MI355X của năm trước, AMD nói MI455X có thể tăng tới 4 lần hiệu năng dấu chấm động cho AI. Một thay đổi rất đáng chú ý là MI455X loại bỏ hoàn toàn FP64 trên phiên bản này. FP64, hay số thực độ chính xác kép, là định dạng cực quan trọng trong mô phỏng khoa học và nhiều bài toán HPC truyền thống, nhưng lại không phải ưu tiên hàng đầu của AI hiện đại. Thay vào đó, AMD dành nhiều diện tích silicon hơn cho các định dạng như MXFP4 và MXFP8, vốn được tối ưu cho học máy. Hãng cũng bổ sung hỗ trợ kiểu dữ liệu block scale 16 và 32, tức cách biểu diễn số giúp cân bằng giữa tốc độ, độ chính xác và hiệu quả bộ nhớ trong các phép toán AI.

Về cấu trúc tổng thể, Helios có nhiều điểm giống NVL72 của Nvidia. Hệ thống gồm 18 blade tính toán làm mát bằng chất lỏng, mỗi blade chứa 4 GPU MI455X, tổng cộng 72 GPU trong một rack. Mỗi blade còn có một CPU Epyc Venice 96 nhân, xung tối đa 5GHz. Blade là mô-đun máy chủ mỏng, cắm vào khung chung để tăng mật độ triển khai. Điểm khác biệt lớn nằm ở kết nối giữa các GPU. Thay vì dùng NVLink, công nghệ liên kết độc quyền của Nvidia cho GPU-GPU, AMD dùng UALoE, tức Ultra Accelerator Link over Ethernet. Đây là cách đưa giao thức tăng tốc qua hạ tầng Ethernet tiêu chuẩn, giúp nhà sản xuất hệ thống không cần switch chuyên biệt mà có thể dùng chip mạng thương mại phổ biến.

Thiết kế tham chiếu của Helios dùng 12 switch ASIC Broadcom Tomahawk 6, phân bố trên 6 khay switch. ASIC là chip chuyên dụng cho một tác vụ cụ thể, trong trường hợp này là chuyển mạch mạng tốc độ cực cao. Mỗi chip Tomahawk 6 đạt 102,4Tbps và cung cấp 512 làn kết nối 200Gbps, đủ để cấp cho mỗi MI455X băng thông hai chiều 3,6TB/s trong mạng scale-up, tức lớp kết nối nội bộ để nhiều GPU hoạt động gần như một bộ tăng tốc khổng lồ. Ở lớp scale-out, nghĩa là kết nối nhiều rack với nhau cho huấn luyện hoặc suy luận cực lớn, mỗi MI455X có tới 3 card mạng Pensando Vulcano 800Gbps, tổng cộng 2,4Tbps mỗi GPU. Ngoài ra, mỗi blade còn có một DPU Pensando Salina 400Gbps. DPU, hay Data Processing Unit, là bộ xử lý chuyên lo tác vụ hạ tầng như quản lý mạng, lưu trữ và bảo mật, giúp CPU và GPU rảnh tay hơn cho công việc chính.

Toàn bộ hệ thống vận hành nhờ thanh nguồn DC 50 volt đặt ở phía sau rack, kết hợp làm mát bằng chất lỏng. Khi tải nặng, Helios tiêu thụ khoảng 225 đến 245kW. Đây là mức điện cực lớn, phản ánh xu hướng mới của hạ tầng AI nơi một rack đơn lẻ có thể tiêu thụ điện ngang cả một cụm máy chủ truyền thống. Dù vậy, nếu các tuyên bố hiệu năng của AMD là chính xác và ước tính điện năng của Vera Rubin nằm quanh 240 đến 250kW, Helios có thể vừa nhanh hơn vừa tiết kiệm điện hơn đối thủ ở cấp độ hệ thống.

AMD cũng thừa nhận một thực tế quen thuộc trong ngành tăng tốc tính toán: FLOPS lý thuyết hiếm khi đạt được ngoài đời thật. FLOPS đỉnh chỉ là mức trần tính toán dựa trên số phép toán mỗi chu kỳ, số đơn vị xử lý và xung nhịp giả định. Trong thực tế, GPU hiện đại chạy theo đường cong tăng tốc phụ thuộc vào nhiệt độ và ngân sách điện, chứ không giữ xung cố định. Thêm vào đó, hiệu năng AI còn phụ thuộc mạnh vào hình dạng ma trận, cách tối ưu kernel GPU và thư viện phần mềm. Nếu dữ liệu không phù hợp, MAMF, tức hiệu năng nhân ma trận thực đạt được, có thể thấp hơn rất xa con số quảng bá. AMD cho biết trong thử nghiệm thực tế, MI455X đạt khoảng 20 petaFLOPS ở FP4, tương đương một nửa mức đỉnh. PetaFLOPS là một triệu tỷ phép toán dấu chấm động mỗi giây.

Dù còn phải chờ kiểm chứng thực tế, AMD cho biết nhiều tên tuổi lớn đã đặt niềm tin vào nền tảng mới. Meta, Microsoft và Oracle hiện nằm trong danh sách khách hàng. Đáng chú ý hơn, OpenAI được nói là sẽ triển khai lượng GPU MI455X ở quy mô gigawatt, đổi lấy khoảng 10% cổ phần trong AMD. Anthropic cũng dự kiến triển khai 2 gigawatt chip này trong khuôn khổ một khoản đầu tư có thể lên tới 5 tỷ USD. Những con số đó cho thấy cuộc đua AI giờ không chỉ là so sánh chip nào nhanh hơn, mà còn là bài toán chuỗi cung ứng, điện năng và khả năng giao hàng ở quy mô công nghiệp.

Helios là đầu bảng, nhưng AMD hiểu rằng không phải ai cũng sẵn sàng triển khai rack hơn 225kW. Vì thế hãng còn chuẩn bị các biến thể khác thuộc dòng MI400. MI440X là phiên bản cắt giảm của MI455X, hướng tới cấu hình 8 GPU truyền thống, phù hợp hơn với doanh nghiệp. Trong khi đó, MI430X nhắm vào HPC và khoa học tính toán, thay các khối tính toán tối ưu AI bằng thiết kế ưu tiên FP32 và FP64. FP32 là số thực độ chính xác đơn, còn FP64 là độ chính xác kép, rất quan trọng cho mô phỏng vật lý, khí hậu, hóa học và nghiên cứu khoa học. AMD nói mỗi MI430X có thể vượt 200 teraFLOPS, tức hơn 200 nghìn tỷ phép toán mỗi giây, và đã giành được hợp đồng cho siêu máy tính Alice Recoque của EuroHPC cùng hệ thống Discovery thế hệ mới của Oak Ridge.

Bên cạnh GPU, AMD cũng hé lộ lộ trình CPU trung tâm dữ liệu Venice Epyc thế hệ 6. Dòng SP7, sẽ xuất hiện trước cuối năm và cũng là loại dùng trong Helios, hỗ trợ tối đa 256 nhân và 512 luồng trong socket 600W. Socket là đế cắm CPU trên bo mạch chủ, quyết định khả năng tương thích phần cứng. AMD cũng chuẩn bị bản Venice X cho HPC với công nghệ 3D V-Cache, tức xếp chồng bộ nhớ đệm L3 theo chiều dọc để tăng dung lượng lên hơn 1GB, giúp một số ứng dụng kỹ thuật và khoa học tăng tốc đáng kể. Ở phân khúc tiết kiệm điện hơn, Venice SP8 sẽ có từ 8 đến 128 nhân. Ngoài ra còn có biến thể Verano dành cho các nút điều phối AI, với xung boost 5GHz và bộ nhớ LPDDR5X, loại DRAM tiết kiệm điện nhưng băng thông cao thường thấy trong thiết bị cao cấp.

Câu trả lời ngắn gọn là: có khả năng, nhưng chưa thể kết luận. Trên bảng thông số, Helios là đòn phản công mạnh nhất của AMD từ trước tới nay ở hạ tầng AI quy mô rack. Hãng không còn chậm một nhịp như những lần ra mắt trước, mà xuất hiện gần như đồng thời với thế hệ mới của Nvidia. Nếu hiệu năng thực tế, hiệu suất điện và hệ sinh thái phần mềm của Helios bám sát những gì AMD hứa hẹn, thị trường trung tâm dữ liệu AI có thể bước vào giai đoạn cạnh tranh khốc liệt hơn nhiều. Nhưng như lịch sử ngành này đã cho thấy, chiến thắng không chỉ được quyết định bởi chip mạnh hơn trên giấy, mà còn bởi phần mềm, khả năng tối ưu, nguồn cung và niềm tin của khách hàng lớn.