AMD tung Epyc 8005 “Sorano” 84 nhân, tăng sức ép lên Intel trong hạ tầng viễn thông và điện toán biên

AMD vừa công bố dòng vi xử lý Epyc 8005 mới, tên mã Sorano, nhắm trực tiếp vào thị trường viễn thông và điện toán biên. Đây là bản nâng cấp kiến trúc Zen 5 cho phân khúc từng do dòng Siena đảm nhiệm từ nửa cuối năm 2023. Điểm nổi bật nhất là Sorano có thể đạt tới 84 nhân CPU, tăng mạnh so với 64 nhân của thế hệ trước, trong khi vẫn giữ mức điện năng tiêu thụ khoảng 225W. Việc ra mắt ngay trước Mobile World Congress cho thấy AMD đang muốn tăng hiện diện ở mảng hạ tầng mạng, nơi các nhà mạng đang đẩy mạnh hiện đại hóa hệ thống 5G.

Ngoài số nhân tăng, Sorano còn mang theo nhiều cải tiến vi kiến trúc. AMD nhấn mạnh đường dữ liệu 512-bit đầy đủ cho các lệnh vector, tức các phép toán xử lý nhiều dữ liệu song song trong một chu kỳ, rất hữu ích cho khối lượng công việc mạng và tín hiệu. Đây là điểm đáng chú ý vì các tác vụ viễn thông hiện đại thường đòi hỏi vừa hiệu năng xử lý cao vừa độ trễ thấp. Dù AMD chưa công bố đầy đủ cấu hình bên trong, giới quan sát cho rằng chip có thể dùng các chiplet Zen 5c tối ưu mật độ hoặc Zen 5 tiêu chuẩn tối ưu xung nhịp. Chiplet là cách thiết kế chia bộ xử lý thành nhiều khối nhỏ ghép lại, giúp tăng linh hoạt về hiệu năng, chi phí và điện năng.

Sorano được thiết kế cho các ứng dụng telco và edge như vRAN. Đây là viết tắt của virtual Radio Access Network, tức mạng truy nhập vô tuyến được ảo hóa. Trước đây, RAN thường chạy trên phần cứng chuyên dụng từ các hãng như Nokia, Ericsson hay Samsung. Nhưng khi 5G bùng nổ, ngày càng nhiều chức năng mạng được chuyển sang chạy trên máy chủ tiêu chuẩn để dễ mở rộng, cập nhật và tối ưu chi phí. Chính xu hướng đó mở ra cơ hội lớn cho các dòng CPU máy chủ như Epyc và Xeon, đặc biệt là những phiên bản được tinh chỉnh riêng cho môi trường mạng.

AMD cho biết Sorano có thể hoạt động trong dải nhiệt độ rộng hơn, phù hợp với các hệ thống đạt chuẩn NEBS. Đây là bộ tiêu chuẩn độ bền và an toàn thường được dùng trong ngành viễn thông, nơi thiết bị phải vận hành ổn định trong các tủ mạng, trạm biên hoặc môi trường không lý tưởng như trung tâm dữ liệu truyền thống. Nói cách khác, Sorano không chỉ là CPU mạnh hơn mà còn được thiết kế để thích nghi với điều kiện triển khai thực tế của nhà mạng.

Một trong những tối ưu kỹ thuật đáng chú ý trên Sorano là tăng tốc cho tác vụ giải mã LDPC. LDPC, viết tắt của low-density parity check, là thuật toán sửa lỗi được dùng rộng rãi trong 5G để đảm bảo dữ liệu truyền đi chính xác. Khi việc giải mã LDPC được thực hiện hiệu quả hơn, độ trễ mạng có thể giảm xuống và hệ thống giải phóng thêm tài nguyên tính toán cho các lớp xử lý khác như Layer 1 và Layer 2, tức các tầng nền tảng trong giao thức mạng chịu trách nhiệm truyền dẫn và điều khiển liên kết. Với nhà mạng, điều này có nghĩa là một máy chủ có thể gánh thêm nhiều chức năng hơn mà không cần tăng tương ứng số lượng phần cứng.

Thị trường này không chỉ có AMD. Sorano sẽ phải cạnh tranh với Xeon 6E và Xeon 6 SoC của Intel, hai dòng chip đang được Intel đẩy mạnh cho ứng dụng RAN và vRAN. Cách tiếp cận của Intel khá khác biệt. Xeon 6700E, đang được Nokia dùng cho thiết bị mạng lõi, có thể cung cấp tới 144 nhân hiệu quả, tức các nhân được tối ưu mật độ và điện năng thay vì tốc độ xung nhịp cao. Đổi lại, chúng cắt giảm một số tính năng như AVX-512 và AMX. AVX-512 là tập lệnh tăng tốc xử lý vector, còn AMX là khối tăng tốc ma trận dành cho các tác vụ AI và tính toán chuyên sâu.

Ở phía edge vRAN, Intel còn có Xeon 6 SoC với tối đa 42 nhân, tích hợp công nghệ vRAN-Boost. Đây là các bộ tăng tốc phần cứng chuyên dụng cho những phép xử lý phổ biến trong mạng 5G, giúp giảm tải cho CPU chính. Ngoài ra, nền tảng này còn có Ethernet tích hợp băng thông 200 Gbps và tăng tốc cho mã hóa, AI và chuyển mã media. Ericsson là một trong những hãng đang triển khai Xeon 6 SoC trong mạng khách hàng, cho thấy Intel vẫn giữ vị thế rất mạnh trong hạ tầng viễn thông dù AMD đang tăng tốc bám đuổi.

Điểm mà AMD có thể dùng để tạo khác biệt là sự kết hợp giữa mật độ nhân cao và mức tiêu thụ điện thấp. Nếu Sorano đi theo hướng của Siena trước đây, thị trường có thể còn thấy những phiên bản TDP dưới 100W. TDP là mức công suất nhiệt thiết kế, thường được dùng như chỉ dấu cho nhu cầu làm mát và điện năng tiêu thụ của chip. Với các nhà mạng vận hành số lượng lớn máy chủ tại biên mạng, nơi không gian, điện và hệ thống làm mát đều bị giới hạn, đây là yếu tố đặc biệt quan trọng. Không ngạc nhiên khi AMD cho biết các tên tuổi như Samsung, Ericsson và Wind River đã chú ý tới dòng chip này.

Sorano nhiều khả năng sẽ là bổ sung lớn cuối cùng cho dòng Epyc Zen 5 trước khi AMD chuyển sang thế hệ kế tiếp mang tên Venice. AMD trước đó đã xác nhận Venice sẽ có tối đa 256 nhân Zen 6 trên mỗi socket, tức mỗi đế cắm CPU trên máy chủ. Hãng cũng hé lộ phiên bản Venice-X cho điện toán hiệu năng cao. Mẫu này được cho là sẽ dùng công nghệ 3D V-Cache, tức xếp chồng bộ nhớ đệm L3 theo chiều dọc để tăng dung lượng cache lên hơn 1 GB, từ đó cải thiện hiệu năng cho các tác vụ nhạy cảm với băng thông bộ nhớ và độ trễ. Venice dự kiến ra mắt trong nửa cuối năm 2026.

Sự xuất hiện của Epyc 8005 Sorano cho thấy cuộc cạnh tranh giữa AMD và Intel không còn giới hạn trong trung tâm dữ liệu truyền thống mà đã lan sâu vào hạ tầng viễn thông, nơi 5G, edge và ảo hóa mạng đang hội tụ. Với 84 nhân Zen 5, tối ưu cho LDPC, khả năng hoạt động trong môi trường khắt khe và định vị rõ ràng cho vRAN, AMD đang phát đi tín hiệu rằng họ muốn giành thêm thị phần ở một trong những mảng hạ tầng có giá trị cao nhất hiện nay. Phần còn lại sẽ phụ thuộc vào hiệu năng thực tế, mức tiêu thụ điện và việc các nhà mạng lớn có sẵn sàng mở rộng triển khai vượt ra ngoài hệ sinh thái Intel hay không.