Intel hé lộ Xeon Diamond Rapids: tăng lên 192 nhân, khai tử Hyper-Threading nhưng hứa hẹn băng thông bộ nhớ cực lớn

Tại Computex 2026 ở Đài Bắc, Intel đã công bố những chi tiết đầu tiên về thế hệ vi xử lý máy chủ Xeon Diamond Rapids. Điểm đáng chú ý nhất là con chip này sẽ nâng số nhân CPU lên 192, tăng 50% so với thế hệ trước dừng ở mức 128 nhân. Tuy nhiên, nghịch lý nằm ở chỗ tổng số luồng xử lý lại giảm khoảng một phần tư, bởi Intel chính thức loại bỏ Hyper-Threading trên dòng Xeon này. Hyper-Threading là tên thương mại Intel dùng cho công nghệ SMT, viết tắt của simultaneous multithreading, cho phép một nhân vật lý xử lý đồng thời hai luồng công việc để tận dụng tốt hơn các đơn vị thực thi còn nhàn rỗi. Công nghệ này không nhân đôi hiệu năng, nhưng trong nhiều ứng dụng có thể mang lại mức tăng hiệu suất đáng kể.

Việc Intel khai tử Hyper-Threading trên Xeon đánh dấu một bước ngoặt lớn, bởi hãng đã hỗ trợ SMT từ tận năm 2002. Sau khi dần rút công nghệ này khỏi nhiều dòng chip tiêu dùng, Xeon giờ cũng đi theo xu hướng đó. Dù vậy, thông tin được chia sẻ tại sự kiện cho thấy Intel có thể đã sớm đổi ý: thế hệ Xeon kế tiếp sau Diamond Rapids, mang tên mã Coral Rapids, được cho là sẽ đưa SMT quay trở lại. Điều này cho thấy Intel vẫn đang cân nhắc giữa lợi ích hiệu năng, tiêu thụ điện và cách thị trường phần mềm máy chủ tính phí theo lõi hoặc theo luồng.

Dù bước nhảy từ 128 lên 192 nhân là rất lớn với Intel, con số này vẫn thấp hơn tham vọng của AMD. Đối thủ đang hướng tới dòng Epyc Venice với tối đa 256 nhân, đồng thời có khả năng ra mắt sớm hơn Intel tới gần một năm. Theo kế hoạch hiện tại, Diamond Rapids sẽ xuất hiện vào khoảng năm 2027. Điều đó đồng nghĩa Intel không chỉ phải tăng tốc về thiết kế mà còn phải thuyết phục khách hàng trung tâm dữ liệu rằng số nhân ít hơn hoặc ra mắt muộn hơn vẫn có thể đổi lại bằng hiệu năng trên từng luồng, băng thông bộ nhớ và khả năng xử lý tải nặng.

Một trong những chi tiết kỹ thuật đáng chú ý nhất là cách Intel ghép Diamond Rapids. Dựa trên hình ảnh dựng từ tài liệu trình chiếu, con chip dường như sử dụng hai die I/O, tức các khuôn silicon chuyên xử lý kết nối vào/ra, để phục vụ bốn cụm tính toán xếp chồng theo chiều dọc bằng công nghệ đóng gói Foveros. Foveros là kỹ thuật đóng gói 3D của Intel, cho phép chồng nhiều lớp chip lên nhau thay vì đặt cạnh nhau trên cùng một mặt phẳng, từ đó tăng mật độ tích hợp và tối ưu đường truyền dữ liệu nội bộ. Cách tiếp cận này khiến Diamond Rapids trông giống kiến trúc chiplet của AMD Epyc hơn bao giờ hết. Chiplet là phương pháp chia bộ xử lý thành nhiều khối nhỏ chuyên biệt rồi ghép lại, thay vì sản xuất một khuôn chip khổng lồ duy nhất.

Intel cho biết Diamond Rapids sẽ được sản xuất trên tiến trình 18A-P, một phiên bản tinh chỉnh của công nghệ thuộc lớp 2nm. Cách gọi ‘2nm-class’ không phải lúc nào cũng phản ánh chính xác kích thước vật lý của bóng bán dẫn, mà chủ yếu là tên thương mại đại diện cho một thế hệ công nghệ mới với mật độ và hiệu suất cao hơn. Theo các phân tích ban đầu, Diamond Rapids có thể đặt bộ nhớ đệm L3 trên die nền, tức lớp đế của gói chip, tương tự cách Intel từng làm với Clearwater Forest. Bộ nhớ đệm L3 là vùng nhớ siêu nhanh nằm gần các nhân xử lý, giúp giảm thời gian truy cập dữ liệu thường dùng. Khi chuyển L3 xuống die nền, Intel có thể dành nhiều diện tích hơn trên các chiplet tính toán để nhồi thêm nhân CPU. Trong cấu hình này, bốn chiplet tính toán nhiều khả năng sẽ có 48 nhân mỗi chiplet, tạo thành tổng cộng 192 nhân.

Một câu hỏi lớn chưa có lời giải là bộ điều khiển bộ nhớ sẽ nằm ở đâu. Nó có thể được đặt trên các die nền hoặc trên die I/O như cách AMD đã làm từ thời Epyc Rome năm 2019. Bộ điều khiển bộ nhớ là khối logic chịu trách nhiệm giao tiếp giữa CPU và RAM. Nếu đặt nó trên die I/O, Intel có thể giảm số lượng nút NUMA. NUMA, viết tắt của non-uniform memory access, là kiến trúc trong đó thời gian truy cập bộ nhớ phụ thuộc vào vị trí của vùng nhớ so với từng cụm xử lý. Càng ít nút NUMA, hệ thống thường càng dễ tối ưu hơn cho phần mềm máy chủ và ứng dụng hiệu năng cao. Một số nhà quan sát cũng so sánh Diamond Rapids với bộ xử lý Monaka của Fujitsu, vì cả hai đều có cách bố trí chip khá tương đồng.

Khác với Granite Rapids, dòng Xeon P-core trước đó nhắm đến phạm vi triển khai rộng hơn, Diamond Rapids được Intel định vị là sản phẩm tối ưu cho các môi trường IaaS và các tác vụ cần hiệu năng cao trên từng luồng. IaaS, hay infrastructure as a service, là mô hình điện toán đám mây trong đó nhà cung cấp cho thuê tài nguyên hạ tầng như máy chủ, lưu trữ và mạng theo nhu cầu. Diamond Rapids vì thế có vẻ sẽ nằm cùng nhóm với các bộ xử lý chuyên cho HPC. HPC là viết tắt của high-performance computing, tức điện toán hiệu năng cao, thường dùng trong mô phỏng khoa học, phân tích dữ liệu lớn, AI hoặc các bài toán kỹ thuật đòi hỏi sức mạnh tính toán cực lớn.

Việc thiếu SMT không chỉ ảnh hưởng đến thông số kỹ thuật trên giấy, mà còn tác động trực tiếp đến bài toán chi phí phần mềm. Trong môi trường ảo hóa, nhiều hypervisor và nền tảng doanh nghiệp có mô hình cấp phép dựa trên số lõi hoặc số luồng. Hypervisor là lớp phần mềm cho phép một máy chủ vật lý chạy nhiều máy ảo cùng lúc. Trước đây, với Hyper-Threading, khách hàng có thể nhận được hai luồng xử lý từ một nhân vật lý, giúp tối ưu chi phí trong một số kịch bản cấp phép. Với Diamond Rapids, số luồng giảm sẽ khiến giá trị trên mỗi USD đầu tư trở nên khó tính toán hơn. Bài học từ các hệ thống dùng CPU Ampere không có SMT cho thấy vẫn có thể điều chỉnh bằng cách cho thuê theo cặp lõi thay vì từng lõi riêng lẻ, nhưng cách làm đó đòi hỏi sự phối hợp từ các nhà cung cấp phần mềm như VMware hay Red Hat.

Nếu có một điểm Diamond Rapids đặc biệt hấp dẫn giới siêu máy tính và trung tâm dữ liệu hiệu năng cao, đó là hệ thống bộ nhớ. Intel xác nhận con chip sẽ hỗ trợ 16 kênh DDR5, tức 16 đường giao tiếp song song với RAM để tăng mạnh tổng băng thông. Băng thông bộ nhớ là lượng dữ liệu mà hệ thống có thể đọc hoặc ghi từ RAM trong một giây, yếu tố cực kỳ quan trọng với các tải công việc HPC vốn thường bị giới hạn bởi tốc độ cấp dữ liệu hơn là sức mạnh tính toán thuần túy. Intel chưa công bố tốc độ bộ nhớ chính thức, nhưng nếu kế thừa xu hướng từ Clearwater Forest và Granite Rapids, mức 9600 MT/s không phải giả định quá xa vời. MT/s là megatransfers per second, đơn vị đo số lần truyền dữ liệu mỗi giây của bộ nhớ. Ở mức đó, Diamond Rapids có thể đạt khoảng 1,2 TB/s băng thông mỗi socket, tức mỗi đế CPU gắn trên bo mạch chủ, ngang ngửa con số được nhắc đến trên CPU Vera của Nvidia dùng LPDDR5X.

Dù Intel đã tiết lộ khá nhiều chi tiết quan trọng, vẫn còn một số thông tin then chốt chưa được công bố, bao gồm mức tiêu thụ điện và mức tăng IPC của kiến trúc mới. IPC, hay instructions per clock, là số lệnh mà bộ xử lý có thể thực thi trong mỗi chu kỳ xung nhịp, một chỉ số quan trọng để đánh giá hiệu năng kiến trúc độc lập với tốc độ GHz. Đây sẽ là yếu tố quyết định liệu Diamond Rapids có đủ sức cạnh tranh với AMD và các thiết kế ARM đang nổi lên trong trung tâm dữ liệu hay không. Intel dự kiến sẽ chia sẻ thêm về Diamond Rapids tại hội nghị Hot Chips vào tháng 8, nơi giới kỹ thuật thường mong đợi những thông tin sâu hơn về vi kiến trúc và hiệu năng thực tế.